Forskel mellem versioner af "Digital elektronik"

Spring til navigation Spring til søgning
8 bytes tilføjet ,  for 8 år siden
m
Retter tankestreger – burde ignorere [[ ]], {{ }} og <math> samt <gallery>
m (r2.7.2) (Robot tilføjer eu:Elektronika digital)
m (Retter tankestreger – burde ignorere [[ ]], {{ }} og <math> samt <gallery>)
 
== Digital elektronik i praksis ==
Oftest benyttes to forskellige spændinger; "0" repræsenteres af en spænding inden for et givet interval, og "1" ved en spænding i et andet interval - imellem de to intervaller findes et område af "ubenyttede" spændinger, den såkaldte ''forbudte zone''.
 
Almindeligvis bruges såkaldt ''positiv logik'', hvor det højeste spændingsinterval repræsenterer "1", og det laveste "0" - ved ''negativ logik'' forstås en lav spænding som "1", og en højere spænding som "0". I forbindelse med positiv logik omtales signalet "1" også som ''high'' (engelsk for "højt") og "0" som ''low'' (engelsk for "lavt").
 
"Modtagere" af de digitale signaler er indrettet til at være ganske "tolerante"; alt over en vis spændingsgrænse tolkes (ved positiv logik) som "1", og alt under som "0". Dette gør sammen med de to adskilte, "lovlige" spændingsintervaller, at digitale kredsløb er meget tolerante overfor elektrisk støj.
** [[mikroprocessor]]
** [[Microcontroller|mikrocontroller]]
** [[VHDL]] - sprog som anfales af [[The Institute of Electrical and Electronics Engineers, Inc.|IEEE]] til at konstruere/programmere chippenes med:
*** [[SPLD]], [[Simple Programmable Logic Device]] (Fabrikantnavne: [[PAL (logikkredsløb)]], [[Generic Array Logic|GAL]], [[PLA]], [[PLD]])
*** [[CPLD]], [[Complex Programmable Logic Device]] (Fabrikantnavne: [[EEPLD]], [[EPLD]], [[MAX]], [[PEEL]])
I dag er langt den overvejende del af de digitale kredsløb af den synkrone type, hvilket vil sige at man har en central taktgiver (eng. ''clock''), som muliggør højhastighedskommunikation via [[databus]]ser mellem tæt forbundne større digitale delkredsløb.
 
Både i lavenergi- og digitale højydelseskredsløb kan det være et problem med en central taktgiver i f.eks. et digitalt [[høreapparat]] eller en mikrocontroller. Grunden er at man ønsker at høreapparatet anvender så lidt energi som muligt, og højydelseskredsløb mister takten, når den centrale taktgivers frekvens øges (f.eks. ved "overclocking"). Grunden er at det tager tid for taktgiverens og databussens signaler at komme rundt i forskellige dele af chippen ved høje frekvenser - og det på trods af at signalerne udbreder sig med ca. 2/3 af [[lysets hastighed]].
 
Med et redesign af de digitale kredsløb, indførelse af decentral selvtaktning, opnås mindre [[energiforbrug]] eller mulighed for højere taktfrekvens. Omkostningen er groft set en ydelsesforringelse på ca. 10% ved en given frekvens, men med drastisk nedsat energiforbrug f.eks. -30...-60%.
242.701

redigeringer

Navigationsmenu